AlN Contour-Mode Vibrating RF MEMS for Next

Recent advancements in the field of wireless communications have dictated the need for new micromechanical RF components capable of multi-frequency low-loss filtering and frequency synthesis on the same silicon chip. The growing demand for newer functionalities and applications has crowded the frequency spectrum to the point that several RF bands are now closely spaced within a few MHz. These needs translate in performance requirements in terms of insertion losses, rejection, integration and quality factor that state-of-the-art resonator technologies such as SAW and FBAR can hardly meet altogether. A new class of vibrating RF MEMS resonators [1-4] has emerged as a potential solution for next generation wireless communications. These devices, either electrostatically or piezoelectrically transduced, are bulk acoustic wave resonators that have their fundamental frequency set by their in-plane dimensions and therefore dubbed contour-mode resonators. They have already demonstrated high quality factors (up to 10,000 at GHz), small size, good linearity, and especially the ability to span frequencies from few MHz up to GHz on the same silicon chip. Amongst this new class of resonators, AlN contour-mode vibrating RF micromechanical devices constitute the most promising technology capable of immediately satisfying the emerging needs of the wireless industry. AlN contour-mode resonators are the only structures capable of spanning frequency from 10 MHz up to almost GHz (in their fundamental mode of operation) on the same silicon chip and demonstrating impedance values on par with existing technologies and therefore readily matched to 50 Ω RF systems. This paper describes this new class of AlN contour-mode resonators and presents initial experimental results using these devices for circuit applications such as band pass filtering and frequency synthesis. Furthermore, these vibrating RF MEMS components will enable new architectures for RF front-ends characterized by reduced power consumption and faster switching speed levels. The ability to batch fabricate filter banks at different frequencies will deliver compact and highly integrated solutions capable of frequency hopping and direct frequency synthesis in next generation reconfigurable radios.

II. ALN CONTOUR-MODE RESONATOR TECHNOLOGY


Contour modes of vibration are excited in c-axis oriented aluminum nitride films via the d31 piezoelectric coefficient. By applying an alternating electric field across the film thickness the AlN MEMS structure expands and contracts laterally and can be excited in resonant vibrations whose frequency is set by the in-plane dimensions of the device. The frequency of vibration is generally set by the width of the structure, whereas the second dimension can be employed to control the equivalent motional resistance and static capacitance of the device. Frequency setting via lithographic techniques enables the definition of multiple frequency devices on the same substrate and drastically reduces manufacturing tolerances on film thickness (by 10x) that are instead currently demanded by commercially available technologies such as FBARs and quartz shear resonators.


A. AlN Contour-Mode Resonators

Figure 1 schematically presents the range of operation for the three most promising device topologies developed to date for contour-mode AlN resonators. Rectangular plates, rings and higher-order contour-mode plates can be fabricated in the same process. According to experimental results, manufacturing considerations and theoretical observations (structural rigidity), and in order to achieve impedance levels that can be readily interfaced with 50 Ω RF systems:


- the rectangular plate geometry [5] can be effectively employed from 10 to approximately 100 MHz;
- the ring geometry [3] can be adopted between 100 and 400 MHz;
- the higher-order contour-mode rectangular geometry [7] can be used between 400 and 2,500 MHz.


Although based on preliminary results and subject to improvements through future research, these guidelines offer a good prospective of the status and range of applicability of the AlN contour-mode technology. As shown in Figure 2 these resonators are capable of Q as high as 4,300 in air, have motional resistances ranging from 25 to 700 Ω, figure of merit (FOM = Q·kt^2) close to 40 and can especially span a broad range of frequency from few MHz up to almost GHz on the same silicon chip.


B. AlN Contour-Mode Oscillator and Filters AlN

Contour-mode resonators have been demonstrated in circuit based applications for frequency synthesis and band pass filtering. Differently from all the other electrostatic MEMS resonator-based oscillators [8], a standard pierce circuit design that does not require automatic gain control or pump charge (no DC voltage is required by piezoelectric actuation) was employed. A 224 MHz circular ring with Q of 2,300 was wire bonded to the circuit realized in 0.25 µm CMOS technology (Fig. 3). Preliminary results are showing respectable phase noise performance of ~ - 110 dBc/Hz at 10 kHz offset. Although the consumed power is relatively high (2.5 mW total), it is expected that further optimization will reduce the power level to few hundreds µW.

AlN contour-mode resonators have also been either electrically or mechanically coupled to form VHF band pass filters. Table I summarizes the most significant experimental results that were obtained by arraying these resonators. Electrically coupled ladder structures are easily implemented and have proven highly reliable in the demonstration of high order filters (up to 8 resonators were coupled). Insertion losses as low as - 4 dB have been achieved at 93 MHz using 8 rectangular plates that occupy a fraction (~ 30x area saving) of the board space taken by existing IF SAW filters. Mechanical coupling of resonators has produced filters with the lowest insertion loss level of - 1.5 dB and has the advantage of making possible the definition of the filter bandwidth directly at the lithography level. The bandwidth is in fact proportional to the ratio of the stiffness of the coupling beam and the resonator stiffness at the coupling location. These parameters can be defined at the CAD layout level, differently from the case of electrical coupling for which the bandwidth is instead set by material properties (kt^2). The implementation of IF filters via AlN contour-mode resonators not only shows the possibility to bring back into fashion low-power super-heterodyne architectures based on IF filter stages, but also sets the path for realizing new classes of on-chip RF front-ends based on large scale integration of micromechanical components.

Figure 2. Examples of the electrical response of AlN contour-mode resonators. From left to right:admittance plot of a 200x50 µm rectangular plate; admittance plot for a 20 µm wide circular ring with 100 µm average radius; admittance plot of 100x51 µm higher-order contour-mode plate.

Table I. Performance summary of electrically and mechanically coupled IF filters realized using AlN contour-mode micromechanical resonatorsonators

III. MEMS-BASED RF FRONT-ENDS

As already stated, AlN contour-mode resonators will have a tremendous impact on the wireless industry by providing smaller size and lower power RF components that can directly replace bulky and unintegrable (non silicon based) legacy technologies such as SAW and quartz crystals. Significantly more performance gains are to be achieved by large scale integration of multiple frequency micromechanical devices on the same substrate. By massively arraying banks of closely spaced (in frequency) band pass filters it is possible to easily implement frequency hopping spread spectrum (FHSS) ransceivers (Fig. 4). This MEMS implementation will go beyond currently available FHSS transmission standards by spanning ultra wide bandwidth (as wide as 1 GHz) and occupying a very small board area (would instead occupy an mpractically large area with current multi-package SAW or FBAR technology). This solution will provide improved SNR and lower power consumption levels and at the same time will ncrease transmission capacity and security.

Narrow bandwidth filters can also be employed for direct frequency synthesis in spread spectrum applications. Instead of using power-hungry tunable PLL, the frequencies are produced by generating a train of pulses from a low-noise reference source and selecting among signals processed through banks of filters (Fig. 5). In this manner faster switching speed and lower power consumption level than using indirect frequency synthesis methods based on PLL can be achieved. Direct frequency synthesis could also be pursued more aggressively by using switched banks of high Q (Q ≥ 10,000) and high frequency resonators eliminating the need for a low noise reference source and overall occupying a smaller chip area.

Jorge Polentino

CI 19769972

CRF

http://pmans.ese.upenn.edu/Papers/Piazza_ESSDERC_invited.pdf

Antena microstrip basada en array de patches

Topología

La topología de la antena, en forma de array de patches, se considerará como un arraycuadrado de NxN patches. Cada uno de los patches se encontrará alimentado en fase yla distancia entre cada uno de los patches será 0/2 (a la longitud de onda de trabajo60 mm). Supondremos un tamaño máximo de la antena de unos 15 cm, por lo que lasolución de topología (teniendo en cuenta el tamaño de los patches y que ademáshabrá que dejar un margen en la placa) es de un array 2x2.

Tras analizar las dos posibles topologías que en un principio se nos pueden ocurrir,vemos que en ambas cada uno de los patches se encuentra separado la mismadistancia ( 0/2) y que, en ambos casos, se encuentran alimentados en fase. Sinembargo, únicamente una de las dos posibilidades es correcta. Vemos que la fase noes igual en todas las partes del patch (sobre todo en las dos zonas de máximaradiación), por lo que en principio sólo puede ser correcta la solución de la derecha,en la que cada una de las partes iguales está separada 0/2 de su homóloga en el patchadyacente.Vemos entonces, que cada uno de los radiadores elementales del array no sólo debenser iguales en dimensiones y geometría, sino también en su posición, para conseguiruna antena con configuración broadside.


Substrato


La elección del substrato, en este diseño es una tarea fácil, pero crucial para el diseño.Los patches se diseñarán de modo que resuenen en la banda de frecuencias deseada, yla impedancia que presentan a esa frecuencia depende fuertemente del substratoseleccionado. El diseño, a su vez, de dicha impedancia, con lo que dependiendo delvalor de dicha impedancia el resto de las líneas del circuito serán realizables o no.Para elegir el substrato, se han seleccionado tres substratos diferentes, cuyascaracterísticas varían de forma gradual, y se han comenzado las primeras etapas dediseño con cada uno de los substratos, para poder decidir cuál de ellos es el másapropiado.Los substratos inicialmente a considerar son: una placa doble cara, dos placas de unacara contrapuestas por la parte no conductora y dos placas de una cara, separadas 5 mm.El primer substrato, el de una placa doble cara de 1,5 mm, daba lugar, debido a laelevada impedancia de los patches a líneas demasiado finas, difíciles de realizar.El segundo substrato, el de dos placas de una cara contrapuestas por la parte noconductora, es para funcionar como si fuera una placa doble cara de 3 mm. Este hasido el substrato cuyo diseño da lugar a una solución de antena más viable.El tercer substrato, el de las dos placas de una cara separadas 5 mm, hace irrealizablelas dimensiones de cada uno de los patches y las líneas de más baja impedancia deldiseño.El substrato que se ha considerado más viable es el de dos placas a doble cara, por larealizabilidad de sus líneas, tanto de baja como de alta impedancia y el adecuadotamaño resultante de cada uno de los patches.


Patch


El diseño de cada uno de los patches se ha realizado siguiendo las fórmulas del libroindicado en la bibliografía, con ayuda de una hoja de cálculo, que permite de formaintuitiva calcular los resultados para diferentes substratos, frecuencias, etc.De los resultados de los cálculos obtenidos, para el substrato anteriormente citado, seconcluye que los patches deben tener una longitud de 38 mm y una anchura de28.5 mm, para resonar con la máxima calidad posible en el centro de la banda detrabajo.Tras el diseño de los patches se simuló un patch por separado para comprobar elfuncionamiento correcto de los mismos. Se comprobó (por simulación porque en labiliografía afirmaba como único método el experimetal) que la impedancia de entradaes de 300 . Dicha impedancia es, de forma correcta, real en la frecuencia deresonancia.


Array de Patches


El diseño del array de patches se emplazará cada uno de los patches, separado 0/2(60 mm) que es la separación que permite mayor selectividad sin introducir ningúnlóbulo secundario en el factor de array.El correcto funcionamiento del array se ha comprobado por simulación, colocando loscuatro patches, con un puerto cada uno, para conocer de esta forma la impedancia decada patch dentro de la agrupación. Del resultado de estas mediciones se obtiene quela impedancia de cada uno de los patches, cuando se encuentra en forma de array, esde 140 ohm. A primera vista, sorprende la baja impedancia de cada uno de los patches cuando seencuentran estos en forma de array. Sin embargo, si consideramos la reducidadistancia que separa cada uno de los arrays, es comprensible que la señal de cada unade las antenas se induzca en las antenas adyacentes, y cada una de ellas deba soportarsu corriente, más la corriente inducida reduciendo de este modo su impedancia.

Adaptación 1

Para realizar la primera fase de adaptación, en la que se diseña la línea que une lospatches por parejas, se deberá tener en cuenta la impedancia que presenta cada patch yla impedancia que, para estar adaptados, deberían presentar.Cada patch presenta una impedancia de 140 . Después de incluir esta primera línea,la impedancia ideal es de 200 (4 patches en paralelo de 200 darían una impedanciade 50 y todo quedaría ya adaptado). La impedancia puede no ser necesariamente tanelevada, porque la adaptación se puede continuar en más etapas (aumentando ademásel ancho de banda). Sin embargo, lo óptimo en esta adaptación sería elevar laimpedancia de los patches (en nuestro caso con la línea incluida). El problema quesurge, es que para elevar la impedancia colocando únicamente líneas serie (sin stubs)se debería poder fabricar impedancias superiores a la impedancia del patch (140 ).Este tipo de impedancias es irrealizable, así que un replantemiento del diseño puedeconsistir en introducir una línea de longitud Ó/2 y de este modo, al menos, no variar laimpedancia (dado el hecho de que no la podemos aumentar), para conseguir el anchode banda lo más elevado posible, fabricaremos aún así la línea con la mayorimpedancia posible (que es aquella que sufrirá menor desadaptación). Se haconsiderado una línea de 1 mm de anchura, que presenta una impedanciacaracterística de 110 .De este modo con una línea de longitud Ó/2 (35,2 mm) y anchura 1 mm (110 ), seconseguirá que cada patch, con su línea de transmisión presente una impedancia de140 . Una vez unidos los patches en paralelo, estos presentarán por parejas 70 .

Adaptación 2

Una vez que la impedancia a la entrada de la pareja de patches tenemos unaimpedancia de 70 . La impedancia que idealmente deberían presentar es de 100 ,para que unidos ambos terminales al conector presenten una impedancia de 50 . Deeste modo, se introducirá una línea de adaptación Ó/4, con impedancia 84 (que es lamedia geométrica de 70 y 100 ). De este modo, con una línea de longitud 17,52 mm ( Ó/4) e impedancia 84 laimpedancia que se verá en cada uno de los terminales será de 100 . Entonces,uniendo directamente, ambas líneas al conector mediante una línea de impedanciacaracterística 100 , tenemos el sistema adaptado.

Adaptación 3

En teoría el sistema anterior se encontraría perfectamente adaptado. Sin embargo, nose ha tenido en cuenta la realimentación de señal entre las antenas y las líneas que laconectan, y otros efectos no ideales de nuestro diseño. Mediante una simulación por elmétodo de los momentos, se caracterizará el diseño anterior, y con ello obtenemosuna impedancia en el centro de la banda de 36,9 - 22j . Si lo ponemos en forma deadmitancia: 0,02 + 1,19j s. Como la admitancia que queremos es de 0,02 , vemosque, por simulación hemos obtenido una parte imaginaria en la admitancia adicionalde 1,19j s. Esto se solucionará introduciendo un stub en paralelo de admitancia deentrada -1,19j s. (En impedancia de entrada 84j ).

Vemos entonces, que los efectos no ideales que no se han tenido en cuenta en eldiseño, han provocado una parte imaginaria de la admitancia no nula, y que se puedeanular introduciendo un stub de impedancia 84j .Para que este factor sea ajustable y así poder tener en cuenta, por una parte los erroresde simulación y por otra los de fabricación, se realizará el stub 5 mm mayor mayor delo diseñado, para que el diseño sea ajustable cortando fragmentos de dicho stub.(Posteriormente se ha comprobado que el diseño era correcto y que el ajuste óptimo seobtiene cuando se cortan los 5 mm de dicho stub).

Jorge Polentino

CI 19769972

CRF

http://www.proyectoradio.com/webdocs/antenaustrip/AntenaMemoria.pdf

FPGA signal processing for radar/sonar applications

Radar and sonar applications are signal-processing intensive and heavily rely on the efficient implementation of such digital signal-processing (DSP) algorithms as filtering, transforms and modulation. In past systems, conventional digital signal processors were used to perform many of these algorithms. However, field-programmable gate arrays (FPGAs) deliver an order of magnitude higher performance than traditional DSPs. A key reason is that an FPGA can side step the classic Von Neumann architecture's instruction — fetch, load/store bottleneck — found in most DSPs. Another reason is the FPGA's lower power consumption.

When approaching the problem of implementing signal-processing functions within an FPGA, designers have developed the mindset that these functions must be optimally coded from the ground up for their application or significantly modified. However, silicon-optimized, high-precision math functions are being developed for specific applications as part of the programmable logic product offering of many vendors, including Altera, making complex systems easier to manage and lower risk.


Changing requirements in radar applications
Modern military radar systems have evolving requirements, both in how the systems are designed and how the end user uses the data. This results in some of the same design changes in electronic systems affecting both the military and commercial design communities. That is, the need for smaller, energy-efficient systems with high processing-power requirements. This makes low power consumption a key driver in most designs.

With warfare having become more urban, ground clutter and background noise take on additional significance for the radar operator, thus demanding more processing power and better algorithms. Overlaying data from multiple sensors and known terrain features is one approach to increasing resolution, but this too has impacts on system-processing requirements and user-decision models.

High-speed digital systems make new digital beam-forming technologies possible, increasing the number of beams and nulls available for warfighting and surveillance missions. More digital logic also allows designers to make early decisions on actionable intelligence and to meta-tag sensor data earlier for more efficient analysis. These and other emerging techniques will allow for the creation of better radar or sonar systems, but each requires additional signal-processing resources.

One of these resources is the emerging class of high-performance FPGAs. One of the primary differences in the past between FPGAs and application-specific integrated circuits (ASICs) has been greater complexity in the latter class of devices. However, with the 65 nm generation of FPGAs and 45 nm devices on the horizon, FPGAs in sensor systems have become nearly as complex as ASICs. This complexity comes from rapidly increasing logic density, as well as from the integration of the many different processing functions now integrated into one device.

Modern approaches to radar DSP
As FPGAs increase in density and performance capability, more signal-processing functions can be incorporated and migrated to the front end containing the exciter/receiver of the radar (or sonar) system. This may include waveform generation, filtering, matrix-inverse operations, and signal correlation.

A representative multi-element radar element is shown in Figure 1, with multiple signal-processing and beam-forming elements represented in a single logic element. The design of this single FPGA quickly becomes complex, particularly if the beam-forming algorithms allow for multiple beams and nulls in the active array.

An all-FPGA design for signal processing
Fitting multiple DSP functions into a single FPGA has many integration challenges, but also offers significant advantages to the designer in performance and flexibility.

The primary reasons for integrating DSP functions into a single FPGA are system-level reductions in size, weight and power. For example, eliminating the transfer pathways between separate FPGAs and DSPs significantly reduces power consumption and, therefore, heat. This, in turn, reduces the system-cooling burden of the design. Recent releases of design and place-and-route software, such as Altera's Quartus II design suite, have advanced power-awareness features that significantly reduce dynamic power use of the FPGA. These options can be important to the designer; the benchmark of device logic density among competitive FPGA providers is beginning to give way to functionality-per-watt metrics, due to the sensitivity of power and cooling requirements in emerging systems.

Performance is also a key driver as FPGA-pipelined signal processing has become more reliable and faster than traditional processing technologies. In applications where performance is the driving parameter, efficiency can be sacrificed for application speed, where a memory-intensive, massively parallel floating-point math operation is desired. Alternatively, highly iterative DSP calculations can be implemented for applications where moderate performance is allowable, but where logic-element usage is limited.

This leads to the advantage of flexibility. The designer has the flexibility to decide between high-speed performance and the number of logic elements in every DSP operation, whereas calculation bandwidths and iterations would be more difficult and costly to modify in a dedicated DSP device. In addition, consolidating DSP functions within an FPGA allows for post-design system changes in the signal-processing architecture, whereas using separate DSPs locks the designer into a fixed set of chip interfaces once the board is designed. FPGA designers can alternately switch between 9-bit, 18-bit or 36-bit or 18-bit complex math functions without changing the system hardware.

Additional flexibility can be designed into the system when the designer uses fast-embedded processors for the execution or routing of complex floating-point operations. These functions are useful for radar applications.

FPGA DSP functions in radar/sonar applications
Several DSP functions are needed for radar or sonar processing near the receiver element. Each function should be closely examined to determine whether the application will show substantial speed and performance improvements through implementation in an FPGA. In some cases, these operations can be efficiently implemented using an FPGA embedded processor, even for highly complex and adaptive operations.

When a radar or sonar application calls for these operations to be performed with floating-point arithmetic, FPGAs have significant flexibility advantages if the design team takes advantage of a strong architecture-based design approach. Large floating-point math operations can be performed in standard logic cells (the least efficient option), in dedicated reduced-instruction-set-computer (RISC) embedded processors (the most flexible option), or in dedicated floating-point multiplier logic (the most efficient option).

FPGA providers and third-party developers offer efficient and accurate floating-point operators, Fourier-transform tools and filter compilers to FPGA designers as intellectual property (IP). Engineers should conduct their own research on the current availability of advanced DSP functions, but a great deal of preliminary information can be obtained through the technical representatives of programmable logic device (PLD) vendors.

Digital up/digital down signal conversion
The upconversion and downconversion of high-frequency signals are experiencing a dual migration, into the digital domain, and into the same monolithic device (either the ASIC or FPGA) that performs the baseband processing. This push toward more digital, software-radio-style signal-processing techniques provides significant advantages to the system in signal accuracy and speed.

The closer to the RF front end (or the acoustic transceiver front end in sonar systems) that signals can be digitized, the fewer the analog-signal vulnerabilities that are introduced to the system. This includes high-order mixing products, error-vector-magnitude (EVM) impairments due to phase/magnitude imbalance, carrier feed-through, harmonics, and sideband noise.

More important than signal integrity, however, is the design flexibility that the digital domain allows the radar-system designer. Dynamic filtering and conditional signal-processing algorithms significantly improve performance, as well as reduce implementation losses and the time required for the design cycle. While these advantages involve trade offs between power consumption and digital bandwidth, modern FPGAs provide designers much greater flexibility in mitigating power consumption, including the support of selectable core voltages, or critical-path power analyses.

The greater the numbers of on-chip resources available in FPGAs, the more designers are enabled to incorporate polyphase filtering and downconversion in the digital domain, as reflected in Figure 3. Multiple onboard or external numerically controlled oscillators (NCOs) can allow very high phase discrimination with high-capacity FPGA devices. This application is useful for prototyping, research and development, where designers can incorporate and test multiple-phase resolutions without significant hardware investments by using hardware-in-the-loop test methodologies.

Algorithmic functions
Examples of algorithmic math functions in radar systems include recursive least-square and square-root operations. Many designers have implemented these functions in C-based processors (in fixed-decimal and floating-point operations), or with proprietary FPGA VHDL operations. The current generation of FPGA devices include embedded processor and logic-cell resources to efficiently implement these processes; future generations will also have these capabilities. Additionally, IP cores and reference designs are becoming available to transition anywhere from dozens to hundreds of these operations into a single FPGA.

Tools are available to translate processor-based algorithms from C code to hardware languages, such as very high-level descriptive language (VHDL). These tools can be used to optimize certain logic functions from a standard main processor into an FPGA co-processor operating in parallel with the main processor, or to move entire operations from the main processor to the FPGA hardware. This provides an additional dimension of flexibility to the radar- or sonar-architecture designer's toolkit.

Complex matrix inversion
Matrix inversion is an important element of adaptive-array designs and standard spatial-transceiver-array processing (STAP). These operations are commonly performed in fixed hardware elements, though efficiently implemented embedded processing has been demonstrated in some radar/sonar development programs.

The logic-element size and potential parallelism of a matrix inversion engine depends on the size of the array used in the radar system. As the size of the array is increased, so does the number of floating-point multiplications required by the system. Therefore, in larger arrays, there are more trade-off options between the speed of the system and the number of logic elements required by the system (both of which increase as the parallelization of the architecture increases).

Implementing this function using a combination of a DSP and a group of internal memory blocks is the most likely design path for radar-system designers. As these operations are often tailored to the adaptive-array algorithms of the radar system, they are likely to be custom designed in VHDL. However, reference designs that are optimized for the place-and-route capabilities of an FPGA device can be offered or designed to order from the FPGA manufacturer, if required for the radar or sonar system.

Fast-Fourier transforms
The bandwidths of many systems, including radar/sonar and test/measurement systems, are beginning to exceed the capabilities of dedicated DSPs. Implementing fast-Fourier transforms (FFTs) and their inverses in FPGA logic has advantages in prototyping and scalability, and offers design flexibility between a system's speed and the number of required logic elements. For example, massively parallel implementations can be designed and distributed among the logic elements of a single or multiple FPGAs. However, while these implementations can significantly reduce latency, they impose the penalty of a greater number of logic elements.

In fact, the primary flexibility advantage of an FPGA for FFTs is the ability to select the optimal balance between these two parameters in the initial design. This is fortunate, because the implementation of large or complex FFTs should be the primary factor in any design, and the advantages of an FFT implementation in an FPGA (Figure 4) are apparent. However, creating code or modifying existing code from previous designs can be cumbersome when testing and verifying code units. Therefore, what is needed is a comprehensive suite of FFT design tools that allows a nearly infinitely scalable FFT design. These tools should allow scripted logic distribution among multiple FPGAs where necessary. They should also be able to automatically generate numerical coefficients having floating-point accuracy. Customer inputs are being taken now for such tools.

Because radar, sonar and digital-communication system designers must focus on the complications of multi-element beam-forming and waveform generation — not FFT design — programmable logic vendors such as Altera have internal tools and generators for conducting large, difficult element transformations. This includes reference designs and core IP wizards for standard and non-standard designs, as well as FFT co-processors, which are important design aids in the programmable logic offering.

Design flow
DSP logic designs are commonly executed from an initial model in simulation languages, such as Matlab or Simulink. These models are the most common, but not the only sources for designers to access optimized DSP IP offered through FPGA providers. The linkage between modeling and hardware implementation is important, not only for design simplicity, but for simulation and verification against the model.

As the design density for FPGA-based sensor systems increase, full system modeling and simulation will become more time consuming. Compile, simulation, and place- and-route times will increasingly become discriminators when selecting FPGA and design-software vendors. Furthermore, multiprocessor and distributed processing options for design software will be necessary to keep up with design complexity.

To cope with these trends, and to achieve the greatest signal-processing performance in their sonar or radar systems, designers are encouraged to consider options beyond their own VHDL modules or other internally developed IP. Specifically, they should consider working with programmable logic manufacturers to develop tailored DSP cores, or find ways to improve and optimize their designs through advanced place-and-route methods available for FPGA design tools. This is because the advanced capabilities of integrated circuits enabled by increasingly sophisticated fabrication technologies cannot be fully harnessed without flexible and effective design techniques.

Jorge L Polentino U
19769972
CRF
http://mobiledevdesign.com/hardware_news/fpga-signal-processing-sonar-dsp-1207/

MEMS: Diseño de un microrelay realizado con tecnología SOI

El desarrollo de dispositivos MEMS (Micro Electro-Mechanical Systems) ha experimentado un continuo crecimiento con nuevas áreas de aplicación. Paralelamente, la tecnología SOI (Silicon On Insulator) a demostrado ser una interesante opción para ser utilizada en la fabricación de microsensores y MEMS surgiendo en el mercado más opciones de servicios de fabricación en este tipo de tecnología. En este trabajo se presenta el diseño de un Demostrador con tecnología MEMS sobre obleas de tipo SOI para ser fabricado por la empresa Tronic's a través del sistema Europractice.

La industria de dispositivos MEMS sigue experimentando un gran crecimiento y ampliando cada
vez más sus campos de aplicación. Así mismo, lasexigencias del mercado hacen que crezca la demanda de dispositivos de mayor rendimiento y confiabilidad. La utilización de SOI como substrato para la fabricación de dispositivos MEMS a demostrado ser extremadamente versátil [1]. Este material tiene grandes ventajas respecto del silicio policristalino [2]. Sus principales características son el reducido “stress” residual y la posibilidad de combinar circuitos eléctricos con elementos micromecánicos. También se caracteriza por su gran resistencia en ambientes extremos y corrosivos, soportando altas temperaturas y niveles de radiación. Desde el punto de vista del diseño y la producción de MEMS, tiene además la ventaja de requerir un menor número de máscaras para el proceso de fabricación. Como consecuencia de lo expresado surgen en el mercado más alternativas para la fabricación de MEMS utilizando obleas de tipo SOI. Si a eso se le suma la posibilidad de obtener prototipos a bajo costo mediante el sistema de servicios MPW (Multi Project Wafer) la utilización de SOI para el desarrollo de MEMS se convierte en una opción viable e interesante.

En este trabajo se presenta el diseño de un Demostrador con tecnología MEMS sobre obleas de tipo SOI para ser fabricado mediante el uso del servicio MPW [3], para la fabricación de prototipos, que la empresa Tronic's ofrece a través del sistema Europractice.

DISEÑO DEL DEMOSTRADOR
Se diseñó un Demostrador de MEMS conteniendo veintidós variantes de una unidad microrelay tomada como referencia. A partir de la estructura base del microrelay se diseñaron varios dispositivos con diferentes dimensiones y/o estructuras con el objeto de analizar su comportamiento mecánico y eléctrico. El dispositivo de referencia es un microrelay de contactos laterales accionado mediante actuadores electrostáticos de accionamiento lateral. Los actuadores están formados por dos peines, uno fijo y el otro móvil sujeto a un anclaje por medio de un resorte. El accionamiento electrostático presenta ciertas ventajas respecto a otros métodos alternativos. Por su parte la actuación lateral resuelve algunos de los inconvenientes que presenta el accionamiento vertical, como por ejemplo la alinealidad de la fuerza de actuación respecto al desplazamiento [4] [5]. El actuador de tipo peine provee una fuerza electrostática lineal [6] [7], producida por la aplicación de una diferencia de potencial, que depen de en granmedida de las dimensiones del actuador [5]. Un parámetro importante es la tensión que se debe aplicar para producir el cierre de los contactos del microrelay. Se determinó que el aumento en el ancho de los dedos del peine, si bien logra una disminución de dicha tensión, su influencia no es muy significativa comparada con la de otros parámetros, por lo cual se mantuvo constante salvo en uno de los dispositivos solo a los fines de verificar los cálculos realizados. Los parámetros que se tomaron en consideración para el diseño de los diferentes dispositivos del Demostrador son la separación entre dedos del peine, la separación en el extremo de los dedos del peine, la cantidad de dedos y la longitud y espesor del elemento elástico. También se utilizó una estructura alternativa para éste último para evaluar su comportamiento. El tamaño del Demostrador es de 3400x3100 μm y los microrelay dentro de dicha área van desde 500x400 μm a 900x400 μm.

PROCESO SOI
El proceso de fabricación SOI utilizado [3], si bien por un lado presentó limitaciones en cuanto a la flexibilidad en el diseño, por otro lado simplificó las tareas, ya que solo fue necesario el diseño de una máscara, correspondiente a la estructura de silicio del conjunto. Las restricciones impuestas por el proceso SOI impidieron obtener la metalización de los contactos laterales del microrelay, por lo que se realizará posteriormente mediante la técnica de evaporación. Para ello se removerá el encapsulado del Demostrador colocado en la etapa final del proceso de fabricación. Se dispusieron, alrededor del área del Demostrador, una serie de pads a los cuales se conectan seis microrelay con el objetivo de ensayar algún tipo de encapsulado posterior. El tamaño de los pads es de 200x200 μm en uno de los laterales y 200x320 μm en el otro con un pitch de 240 μm en ambos casos. La capa estructural de silicio, que forma la estructura móvil de los dispositivos, es de 20 μm de espesor y la capa de óxido de la oblea SOI de 0.4 μm.

DISEÑO DEL LAYOUT
El diseño del Demostrador fue realizado en el IMEC de Leuven-Bélgica ajustándose a las reglas del proceso de fabricación. Para el diseño de la máscara se utilizó el editor de layout de Cadence, el cual está estructurado en forma jerárquica en varios niveles. El nivel más bajo lo constituyen una serie de celdas con estructuras básicas definidas en forma paramétrica para facilitar la construcción de los diferentes dispositivos del Demostrador que difieren básicamente en sus dimensiones. Las celdas definidas corresponden a las estructuras de los peines de los actuadores, a los contactos del microrelay, a los pads de conexionado, a los anclajes de la estructura y a las vigas del resorte. La posibilidad del editor de trabajar con este tipo de celdas facilitó mucho el diseño del layout. El Demostrador diseñado se envió para su fabricación y se prevé realizar en IMEC la caracterización de los prototipos para evaluar sus resultados. Se diseñó un Demostrador de dispositivos MEMS con tecnología SOI utilizando uno de los procesos de fabricación disponibles en el mercado. Se incluyeron en el Demostrador varios microrelay con diferentes estructuras y dimensiones para ensayar sus características eléctricas y mecánicas. Se diseñó una biblioteca de celdas paramétricas para el diseño del layout. El diseño completo del layout requirió solamente una máscara para su implementación.

Jorge L Polentino U

19769972

CRF
http://www.iberchip.org/VIII/docs/posters/p27.pdf

MEMS-Switched Reconfigurable Antennas

The integration and use of RF MEMS switches in microstrip patch antennas and feed structures were investigated for developing reconfigurable multi-band antennas. The current application focuses on the development of a dual L/X-band antenna that would support several satellite or UAV-based communications and radar applications such as SAR, terrain mapping, GMTI, AMTI, etc. A reconfigurable patch module (RPM) was designed and fabricated consisting of a 3x3 array of patches connected together using MEMS switches (we simulated MEMS switches with ideal OPEN/CLOSED switches). This RPM could be used as a basic element in a tile/conformal architecture. Stripline power dividers and blind via transitions were developed to demonstrate feed structures that could be located below the radiating aperture.

Reconfigurable multi-band phased-array antennas are receiving a lot of attention lately due to the emergence of RF MEMS (micro-electro-mechanical systems) switches [1-6]. A MEMS-switched reconfigurable multi-band antenna is one that can be dynamically reconfigured within a few microseconds to serve different applications at drastically different frequency bands, such as communications at L-band (1-2 GHz) and synthetic aperture radar (SAR) at X-band (8-12.5 GHz).

The Air Force also uses both ground- and airborne- moving target indication (GMTI/AMTI) at these frequencies in order to detect moving targets such as vehicles on the ground and low observables in the air. The RF MEMS switch is attractive because it shows of achieving excellent
switching characteristics [2] over an extremely wide band (DC-40 GHz and upwards). These switches can also be used to develop wideband phase shifters [3]. Although there is currently a tremendous amount of research in RF MEMS devices, reliability and packaging of the switches continue to be problematic. The switches are also limited in their power handling capability.In this work, we do not focus on the development of the MEMS switches themselves. Rather, we want to use them as control elements in a reconfigurable antenna. Since the actual MEMS switches were not available to us at the time of this work, we simulated the MEMS switches using ideal OPEN and CLOSED circuits. There is actually a great deal of work to develop optimal radiating elements and feed structures in order to achieve the desired multi-band performance.
Reconfigurable Patch Module (RPM): We investigated the design and fabrication of a dual L/X-band reconfigurable antenna. Microstrip antenna elements were chosen due to their inherent lowprofile, which is suitable for satellite and UAV applications. We used RT/duroid 5880 material with a dielectric constant of 2.2 and a loss tangent of 0.0009 at 10 GHz. Two material thicknesses were investigated: 0.062” and 0.125”. The material thickness must be chosen carefully, since it controls both the bandwidth and array scanning performance. The thicker the material, the more bandwidth, particularly at the low frequency end. However, if the substrate becomes too thick, surface waves are generated and array scanning performance and efficiency is lost. Figure 1 shows a picture of the 3x3 RPM fabricated on 0.125” duroid. The patches are 0.370” square and separated by 0.590” on center. Interconnecting tabs are 0.050” wide and 0.085” long. The “reconfigurable” antenna was actually fabricated as two separated prototypes (OPEN and CLOSED configurations) for testing in the laboratory.

shows the measured return loss for the 3x3 RPM in Figure 1 for both the CLOSED (L-band) and OPEN (S-band) configurations. We were able to achieve 1.2% impedance bandwidth for the L band configuration and greater than 7% bandwidth at X-band. This bandwidth was limited rimarily by the substrate thickness. Figures 3 and 4 show the measured radiation patterns at both L-band and X-band. Computer simulation results for both the return loss and radiation patterns agree well with the measurements, and will be shown in the talk.

Jorge L Polentino U

19769972

CRF
http://www.appliedradar.com/Papers/aps01_mems.pdf

SISTEMAS MICRO-ELECTRO-MECÁNICOS PARA DETECCIÓN DE GASES. Sensores avanzados para múltiples aplicaciones

Los Sistemas Micro-Electro-Mecánicos (Micro-electro-mechanical systems (MEMS) )y de tecnologías de película delgada permiten la integración de circuitos electrónicos y matrices de sensores multifuncionales fabricados en sustrato de silicio como detectores químicos, mecánicos y de parámetros físicos. También la integración ofrece la posibilidad de acortar el camino entre los sensores y las técnicas de reconocimiento. Es importante fijarse que los sensores biológicos tienen igualmente la facultad de funcionar como sensores múltiples por ejemplo el sentido del tacto agrupa sensaciones de temperatura, presión, viscosidad de líquidos, además de disponer de un mecanismo de retroalimentación y de memoria.

Los MEMS son sensores avanzados para detectar simultáneamente varios parámetros, temperatura, presión, radiación, gas y concentración de vapor, olor, aceleración, inercia, campos eléctricos y magnéticos y muchos más, proporcionan no solamente alta relación señal ruido en un gran rango dinámico sino que también presentan buena sensibilidad. En general, los sensores consisten en dos elementos: un detector y una plataforma que comunica con el detector a través de un interface activo con variables eléctricas, mecánicas, ópticas o impedancia química. La plataforma debe permitir generar la salida de señales eléctricas que transportan la información proporcionada por el detector.

El principal elemento utilizado en los MEMS es el silicio. La tecnología usada en la fabricación electrónica de las micromáquinas es cualquiera de las utilizadas en la fabricación de circuitos integrados, la fotoeléctrica, difusión ,oxidación , etc. La técnica como silicon-to-silicon y silicon-to-glass es la que se suele emplear permitiendo la realización de sensores de olor.

Sensor de superficie acustica SAW

los sensores mas comunes estan formados por dispositivos piezoelectronicos. la figura muestra la estructura basica de un sensor acustico electronico de gas. este tipo de sensores se utiliza para la realizacion de sensores multifuncionales fisico y quimicos; esta estructura se utiliza para sensores microscopicos de viscosidad, humedad, detectores de humo, sensores de gas, y sensores de campo magnetico-electrico normalmente el deposito de sustancias en la pelicula delgada se utilizan parala medida de estos parametros al producir cambios fisicos y quimicos que hacen variar la frecuencia de resonancia de la pelicula. los cambios en los sensores basados en el desplazamiento de frecuencia de resonancia, son producidos por causas mecanicas, quimicas u otras perturbaciones

Si el resonador se pone junto con una película delgada, las condiciones de funcionamiento varían. Una película dieléctrica modifica su funcionamiento bajo condiciones mecánicas, mientras una película conductora modifica ambos su funcionamiento eléctrico y mecánico. Las perturbaciones mecánicas y eléctricas causan desplazamientos de la frecuencia de resonancia. Si asumimos que la cantidad de corriente interna es aproximadamente y , donde F es el potencial eléctrico, y ho es la densidad de carga eléctrica, los cambios en el funcionamiento y desplazamiento de frecuencia de resonancia vienen dados por:



donde U es la energía acústica cargada en modo resonador, T es la tensión de esfuerzo, y * indica
un conjugado complejo. Las condiciones de la interface son:



Donde H es el campo magnético relativo a al campo eléctrico a través de la ecuación de Maxwell. El régimen de la oscilación del resonador piezoeléctrico puede ser modificado mecánica o eléctricamente. Las perturbaciones eléctricas pueden ocurrir en la película metálica con diferentes valores de conductividad en el resonador o si el resonador se introduce en un electrolito de conducción iónica. La influencia mecánica, química y eléctrica en sólidos y fluidos en la superficie del sensor depende de la interface entre el resonador de cuarzo y la resonancia. Algunos efectos en líquidos y sólidos hacen oscilar el resonador y modificar la resolución del sensor. La resolución del sensor se determina por la respuesta en el desplazamiento de la frecuencia de resonancia, a perturbaciones y la capacidad de monitorizar los cambios en desplazamiento de frecuencia. Cuando un resonador de cuarzo libre se pone en contacto con un sólido o fluido, parte de la energía acústica se trasmite fuera del resonador.

El acoplamiento acústico define el desplazamiento de la frecuencia de resonancia, y modifica el factor Q de calidad.

La siguiente figura muestra la superficie de una plataforma de onda acústica usando varios sensores de película delgada depositados en un resonador piezoeléctrico. En una mezcla de gases, cada película detecta un componente determinado.



La figura muestra otra superficie de onda acústica (SAW) configurada con silicio, en un sustrato no piezoeléctrico. El traductor interdigital esta construido por ZnO, un material piezoeléctrico. La línea SAW es parte de un circuito oscilador. Cuando la sensibilidad cambia los parámetros mecánicos también lo que se produce por la presencia de un gas cuya presión desplaza la frecuencia de resonancia y cambia la velocidad de propagación en el SAW. La línea de referencia del SAW, construida con película de cristal pasivo se usa para calibraciones.



Sensores Electroquímicos
Otra familia de sensores multifunción son los sensores de gas electroquímicos ver Figura , que se usan con celdas galvánicas en estado sólido para media de presiones parciales de gases como CO2, NOx, SOx, y gases de hidrocarburos. El sensor opera como una batería: la fuerza electromotriz cambia la función química modificando el cátodo en presencia de gas de acuerdo a la siguiente reacción:



Pt electrode, gas gas sensitive film ion conductor reference electrode Pt electrode


Por ejemplo, para medir la f.e.m. y la presión parcial del NO2 una celda galvánica, produce:


La reacción en la celda es:

La relación ente la f.e.m. y la presión parcial de NO2 viene dada por:

Donde G es la energía de Gibbs, P es la presión parcial, k es la constante de Boltzmann, y T la temperatura absoluta.

Las siguiente figura muestra un sensor de gas para medida parcial de presencia de CO2 fabricado usando tecnología de película delgada. El sensor opera a 350°C y toda su estructura se construye encima de una oblea de silicio con platina de película delgada.

utilizando varios sensores sobre un mismo sustrato de silicio con tecnología MEMS, sólo se necesita un electrodo diferente para cada una de las salidas del sensor.

Jorge L Polentino U

19769972

CRF

MEMS, las nanomáquinas que cambiarán al mundo

La electrónica de consumo ha llegado al estado en que se encuentra hoy gracias a la miniaturización. Sin ella, sería imposible crear circuitos integrados con millones de transistores y un tamaño de solo una fracción de centímetro cuadrado. Sin la microelectrónica, el equivalente de un microprocesador como el que tiene tu ordenador ocuparía el volumen de un edificio de 12 o 14 pisos. No habría iPods ni teléfonos móviles.

Sin embargo, y a pesar de los logros obtenidos en la reducción de tamaño de los componentes electrónicos, los sistemas mecánicos aun requieren de piezas cuyo tamaño es varios órdenes de magnitud más grandes que sus contrapartes electrónicas. Cualquier pieza de un reloj mecánico, por ejemplo, es millones de veces más grande que uno de los transistores integrados en un microprocesador. Pero esta situación está cambiando.

La miniaturización de máquinas electromecánicas ha dado lugar a los MEMS, que silenciosamente han ocupado un lugar en nuestra vida cotidiana. De hecho, el dispositivo capaz de medir la aceleración a la que sometes el mando de tu Wii (un acelerómetro) es un MEMS. Se trata del mismo dispositivo que, instalado en el airbag de un coche determina el momento justo en que se produce un choque y dispara el mecanismo de inflado de las bolsas.

Pero si bien los acelerómetros son quizás los dispositivos basados en MEMS mas difundidos, no son los únicos. Existen sensores de presión, de temperatura y de humedad construidos a partir de piezas que tienen un tamaño similar al de un glóbulo rojo. Forman parte del sistema de control de los más modernos marcapasos, censando la actividad física del paciente para modificar su ritmo cardíaco. También se emplean MEMS en los cabezales de las impresoras de inyección de tinta, como parte del dispositivo que produce la evaporación controlada de la tinta en el momento justo.

Por lo general, estos mecanismos tienen un tamaño mayor al micrómetro (millonésima de metro) y menor al milímetro. Lo que los hace tan particulares es que, a estas escalas, el comportamiento físico que rige a las maquinas convencionales no siempre funciona como la intuición puede indicar. Efectivamente, el incremento en la relación entre la superficie y el volumen de las piezas de un MEMS hace que los efectos electrostáticos y térmicos predominen sobre la inercia o la masa térmica.

Para fabricar las pequeñas piezas que conforman estas maquinas se utiliza una tecnología que, en esencia, es la misma que la empleada para la fabricación de los circuitos integrados. La posibilidad de “integrar” piezas móviles es lo que ha hecho posibles maquinas a escala nanométricas. Existen motores a vapor del tamaño de un grano de polen, engranajes y palancas cuyo tamaño de mide en diámetros atómicos, y hasta pequeños espejos montados sobre soportes móviles, con un tamaño mucho menor al diámetro de un cabello, capaces de enfocar o corregir una imagen.

Los MEMS permiten cada día la creación de dispositivos sorprendentes. Por ejemplo, para evitar la falsificación de una firma, es posible incorporar acelerómetros en una lapicera, para que además de escribir sea capaz de registrar las velocidades y aceleraciones que le imprimió la mano mientras se firmaba. Esto hace prácticamente imposible una falsificación.

Dentro de poco, será factible la fabricación de un dispositivo, que ubicado en el cuerpo de un paciente, analice su sangre y que, en función de los resultados, inyecte los fármacos necesarios en las dosis adecuadas. En caso de ser necesario, hasta podría enviar una señal de alerta para que el paciente fuera atendido de urgencia. Estas máquinas funcionarán como pequeños robots, capaces de realizar tareas que resultan imposibles a una escala mayor.

Se trata de una ciencia que, a pesar de habernos brindado ya una cantidad de soluciones concretas a problemas de ingeniería, recién está naciendo. Pero tiene el potencial de, como decíamos al comienzo, cambiar el mundo.

acelerometro comercial

Jorge L Polentino U.

19769972

CRF